アナログ電子回路技術者同士の交流のためのアナログ・デバイセズ提供の掲示板サイトです。
日々の回路設計活動での課題や疑問とそれらの解決、あるいはご意見やご提案などの投稿を是非お寄せください!
  トップページに戻る
 現在の総記事数
 Translation
スタッフ
 

閲覧数の多い投稿

* ランキング情報は約24時間おきに更新されます。
ポイント数が高い投稿

* ランキング情報は約24時間おきに更新されます。

アナログ電子回路コミュニティサービス終了のお知らせ

平素はアナログ電子回路コミュニティをご愛顧いただき誠にありがとうございます。

この度、アナログ電子回路コミュニティは2018年3月末日をもってサービスを終了することとなりました。それに伴いまして、本サービスへの新規会員登録は2月末日をもって締切りといたします。約10年という大変長い間、たくさんの皆様にコミュニティをご利用いただきましたこと、深く感謝申し上げます。

なお、コミュニティに掲載しているコンテンツは編集の上、アナログ・デバイセズ社のウェブサイトに随時掲載していく予定です。詳細は追って会員の皆様にお知らせいたします。

今後ともEDN Japanをご愛顧くださいますようお願い申し上げます。


アナログ電子回路コミュニティ運営事務局
* LTC製品に関するご注意
申し訳ございませんが、現時点ではリニアテクノロジー社製品についてのお問い合わせは、リニアテクノロジー社の 技術サポートページ からお問い合わせください。

スレッド一覧に戻る

tahokun
タイトル
AD9522のLVDS出力論理を固定できますか?
ポイント []
pt.
アクセス754
カテゴリーA/D&D/Aコンバータ、クロック
キーワード レジスタ   LVDS出力   AD9522-1   Ref-0.4V   グリッジ   Powered by Yahoo
投稿日時17/01/11 14:35
1)AD9522-1を使っていますが
内部PLLをロックさせた状態において
外部からのレジスタ設定によって
LVDS出力の論理固定は可能でしょうか?

 論理固定とは、以下の状態とします。
  OUTxP端子をLVDSのLレベル(ex. Ref-0.4V)
  OUTxN端子をLVDSのHレベル(ex. REF+0.4V)

目的は、CLK供給先のデバイスが、リセット状態の時、
CLK入力に対して論理固定を要求している為です。

2)上記設定が可能な場合には
レジスタ設定方法に関してご教示ください。

3)レジスタ切り替え時における、CLK出力波形は
グリッジが出ないような仕組みが有りますでしょうか?

以上、よろしくお願いいたします。

コメントする     


Braveman 回答番号 1
タイトル
register 0x0F0~0x0FBで設定出来そうです
ポイント
pt.
アクセス818
投稿日時17/01/13 13:26
tahokunさん、

データシートRev A Page 43の「CMOS Output Drivers」の項目に記載がございますように、CMOSモードを選択すれば出力の状態を決められます。また、「LVDS power-down」レジスタを使うと出力をトライステートに出来ます。Page 56、67に、具体的なレジスタ表を参考に所望の動きとなるかご確認戴けますか?

宜しくお願い致します

スレッド一覧に戻る



コメント投稿

* コメントの投稿にはログイン(ユーザー登録)が必要です。


タイトル

* 50文字以内
『初心者でも大丈夫!』
(記事の内容が初心者向けの場合はここにチェックをしてください。)
本文

* あと6000文字

ファイル1
ファイル2
ファイル3

* 5MBまでのGIF, JPEG, PDF ファイルが投稿できます。

* 入力に時間がかかると、セキュリティのためにログイン情報が破棄されて書き込みが処理されないことがあります。投稿内容確認ボタンを押す前に、一旦文章をクリップボードにコピー(本文入力欄をクリック後Ctrlキー+A、Ctrlキー+Cと連続で押す)して、再貼り付けできるようにしておいて下さい。

ゲスト 様
投稿する場合はログインして下さい。 初めての方はこちらからご登録ください。

お知らせ
ユーザーランキング

* ランキング情報は約24時間おきに更新されます。


  個人情報保護方針会社情報お問い合わせ

copyright(c) 2010 - 2017 ITmedia Inc.