アナログ電子回路技術者同士の交流のためのアナログ・デバイセズ提供の掲示板サイトです。
日々の回路設計活動での課題や疑問とそれらの解決、あるいはご意見やご提案などの投稿を是非お寄せください!
  トップページに戻る
 現在の総記事数
 Translation
スタッフ
 

閲覧数の多い投稿

* ランキング情報は約24時間おきに更新されます。
ポイント数が高い投稿

* ランキング情報は約24時間おきに更新されます。

アナログ電子回路コミュニティサービス終了のお知らせ

平素はアナログ電子回路コミュニティをご愛顧いただき誠にありがとうございます。

この度、アナログ電子回路コミュニティは2018年3月末日をもってサービスを終了することとなりました。それに伴いまして、本サービスへの新規会員登録は2月末日をもって締切りといたします。約10年という大変長い間、たくさんの皆様にコミュニティをご利用いただきましたこと、深く感謝申し上げます。

なお、コミュニティに掲載しているコンテンツは編集の上、アナログ・デバイセズ社のウェブサイトに随時掲載していく予定です。詳細は追って会員の皆様にお知らせいたします。

今後ともEDN Japanをご愛顧くださいますようお願い申し上げます。


アナログ電子回路コミュニティ運営事務局
* LTC製品に関するご注意
申し訳ございませんが、現時点ではリニアテクノロジー社製品についてのお問い合わせは、リニアテクノロジー社の 技術サポートページ からお問い合わせください。

スレッド一覧に戻る

ぴろ
タイトル
電源端子が2箇所あるオペアンプ
ポイント []
pt.
アクセス2108
カテゴリーアンプ&コンパレータ
キーワード ADA4899-1高速オペアンプ   SOICパッケージ   どちらか片方   電源端子   2箇所あるオペアンプいつもお世話   Powered by Yahoo
投稿日時16/12/28 15:39
いつもお世話になっております。

ADA4899-1高速オペアンプを使うのですが
SOICパッケージでは-Vs端子が4番 5番の
2箇所あります。

このようなパッケージでは2箇所とも-Vsに接続した方が
良いのでしょうか?
又は内部で共通になっているため、どちらか片方だけで良い
でしょうか?

よろしくお願いします


コメントする     


ぴろ 回答番号 3
タイトル
ADA4899-1入力ピン
ポイント
pt.
アクセス1942
投稿日時17/01/11 10:58
ご回答ありがとうございます

日本語データシートを見るとVs-やOutputピン、Feedbackピンの使い方が詳しく説明されていました。
高速アンプなので、経験的に入力部分のベタは抜いているのですが、0.2pFもあるとは・・・、思っていたよりも大きいです。

ありがとうございました


今後ともよろしくお願いします。

PNP-NPN 回答番号 2
タイトル
広帯域OPアンプ回路の配線
ポイント
pt.
アクセス2149
投稿日時17/01/04 12:28
 帯域の広いOPアンプ回路のレイアウトは、ご指摘のようにRF回路の設計方法を応用する必要があります。グランドを含む電源ピンは、インピーダンスが低い強固な電源配線(多くはプレーン配線)に接続し、それぞれにデカップリング素子を付加する必要があります。
 データシートに表記された0.2pFというのは、その裏に電源層(プレーングランドも含む)がある表面実装素子のパッドの一つあたりの寄生容量です。アンプの入力ピン(反転/非反転入力)に容量が付加されると、負帰還回路が不安定になり、場合によっては発振状態になります。従ってこのピンの寄生容量は最小にしなければなりません。そのためこのピンと出力ピンのパッドの裏側だけは、電源プレーンやグランドプレーンのパターンは、取り除いて設計します。これにより0.2pFをオミットすることができます。高周波回路というと、グランドプレーンをなるべく広くということがセオリーですが、必ずしもそうではないと言うことをデータシートは説明しています。

yoshi05 回答番号 1
タイトル
電源ピンというよりも
ポイント
pt.
アクセス2123
投稿日時16/12/29 16:13
信号のグラウンドだと思って、パターンを考えるのだと思います。
 
データシートに「RF回路だと思って設計しなさい」と書いていました。この部分、日本語版(16Page) でも同様に記述しています。

PCB Layout
Because the ADA4899-1 can operate up to 600 MHz, it is essential that RF board layout techniques be employed. All ground and power planes under the pins of the ADA4899-1 should be cleared of copper to prevent the formation of parasitic capacitance between the input pins to ground and the output
pins to ground. A single mounting pad on a SOIC footprint can add as much as 0.2 pF of capacitance to ground if the ground plane is not cleared from under the mounting pads.

あと、回路の電流が大きめなら放熱経路の意味もあります。
逆に言うと、軽く使うのならあまり悩まくても良いのではないでしょうか?
 
# 0.2pFという数字は informativeだと思うので、少し長い引用を致しました。



スレッド一覧に戻る



コメント投稿

* コメントの投稿にはログイン(ユーザー登録)が必要です。


タイトル

* 50文字以内
『初心者でも大丈夫!』
(記事の内容が初心者向けの場合はここにチェックをしてください。)
本文

* あと6000文字

ファイル1
ファイル2
ファイル3

* 5MBまでのGIF, JPEG, PDF ファイルが投稿できます。

* 入力に時間がかかると、セキュリティのためにログイン情報が破棄されて書き込みが処理されないことがあります。投稿内容確認ボタンを押す前に、一旦文章をクリップボードにコピー(本文入力欄をクリック後Ctrlキー+A、Ctrlキー+Cと連続で押す)して、再貼り付けできるようにしておいて下さい。

ゲスト 様
投稿する場合はログインして下さい。 初めての方はこちらからご登録ください。

お知らせ
ユーザーランキング

* ランキング情報は約24時間おきに更新されます。


  個人情報保護方針会社情報お問い合わせ

copyright(c) 2010 - 2017 ITmedia Inc.