アナログ電子回路技術者同士の交流のためのアナログ・デバイセズ提供の掲示板サイトです。
日々の回路設計活動での課題や疑問とそれらの解決、あるいはご意見やご提案などの投稿を是非お寄せください!
  トップページに戻る
 現在の総記事数
 Translation
スタッフ
 

閲覧数の多い投稿

* ランキング情報は約24時間おきに更新されます。
ポイント数が高い投稿

* ランキング情報は約24時間おきに更新されます。

アナログ電子回路コミュニティサービス終了のお知らせ

平素はアナログ電子回路コミュニティをご愛顧いただき誠にありがとうございます。

この度、アナログ電子回路コミュニティは2018年3月末日をもってサービスを終了することとなりました。それに伴いまして、本サービスへの新規会員登録は2月末日をもって締切りといたします。約10年という大変長い間、たくさんの皆様にコミュニティをご利用いただきましたこと、深く感謝申し上げます。

なお、コミュニティに掲載しているコンテンツは編集の上、アナログ・デバイセズ社のウェブサイトに随時掲載していく予定です。詳細は追って会員の皆様にお知らせいたします。

今後ともEDN Japanをご愛顧くださいますようお願い申し上げます。


アナログ電子回路コミュニティ運営事務局
* LTC製品に関するご注意
申し訳ございませんが、現時点ではリニアテクノロジー社製品についてのお問い合わせは、リニアテクノロジー社の 技術サポートページ からお問い合わせください。

スレッド一覧に戻る

delta15
タイトル
入力保護回路について
ポイント []
pt.
アクセス1347
カテゴリーアンプ&コンパレータ
キーワード XILINX SPARTAN6   ADA4622ADA4350ADA4   FPGA   使用目的   信号   Powered by Yahoo
投稿日時16/12/20 13:55
多くのデバイスは以下のように入力規定されていると思います

信号入力、電源 +0.5V

つまり電源OFFだと、そこそこな信号は入力できない
ADさんのオペアンプもいくつかシートを見ましたがそうなっていました。
ADA4622
ADA4350
ADA4817

一部のFPGAですが、違う系統の保護があるようです

XILINX SPARTAN6

(単に、)4.0V

意味はたぶん、電源電圧に依存せず、4Vまで入力できる
つまり、電源OFFであっても、4Vまでなら信号に入力できるということらしい。

そこの内部回路と思われる部分を添付します

VCCOが電源です
中央左にPCIクランプがありここはオプション機能で、FPGAなので有効にしない限り、付きません
ここが常に有効だと一般の(電源 +0.5V)という制約付きの保護回路になるのだと思います

質問は、

Q1.
この保護回路はデバイスとしては特殊なのでしょうか?
このFPGAは入力抵抗が高いせいか、入力電流制限もありません。
つまり、電源OFFでも、ダイレクトに、3Vとかの電源を信号として与えても破壊しないようです。
一見、電源電圧に依存しないようなので保護回路として優れているように見えます。


Q2.
なぜ、ADさん初めオペアンプで採用されていないのでしょうか?


*********
使用目的
*********

このFPGAを汎用信号のバッファに使用するつもりです
一応数10Ωを直列に入れ電流制限だけします。
1MΩでプルダウンし、オープン電位はlowにします。


使用想定
・電源OFFでも信号がかかることがあり破壊しない
・電源ONで活線で信号が接続されても破壊しないで信号を通過できる

この使用目的に敵要問題ないでしょうか?
よろしく御意見お願いします


※このデータをダウンロードするにはログイン(ユーザー登録)が必要です。

コメントする     


delta15 回答番号 14
タイトル
>実験室と市場での差について
ポイント
pt.
アクセス1270
投稿日時16/12/21 20:19
hirocyan-sanさん、回答有難う御座います

内容が濃いですね
確かにすごいシビアな世界ですね
勉強になります

私がしていることは活線挿抜の部分的なことなので全般の危険とはレベルは下がりますが注意したいと思います。

SPARTANの詳細は非公開なのでかなりは想像で対応するしかありません。
一応、等価回路は、数M以上の抵抗と思っています。
オシロのプローブは活線で接続することは当たり前ですが、それに近いことを私の回路もすることになるのだと思います。メーカーのうたい文句を採用してみようとは思っています。





hirocyan-san 回答番号 13
タイトル
実験室と市場での差について
ポイント
pt.
アクセス1386
投稿日時16/12/21 18:32
delta15さんへ
 ひろちゃん3号 こと "hirocyan-san" です。。

活線挿抜(Hot Swap)は通電状態で抜き差しするということで、受け側は線が抜けた場合にHかLに電位が固定されるように指定されます。
 線の抜き差しで信号線といえども多少のアークを伴い、配線のインダクタンスによってサージ電圧が発生する可能性があります。このサージエネルギを抵抗などでVccやGNDへ流したり、内部回路で消費することで素子を保護しますが、電源断であれば抵抗以外の吸収回路も働きません。

 メーカーはこのサージまでは考えておらず、保証値以下で使用するように求めてきますが、サージ電圧は何回計っても最大値は測定できません。100回計っても101回目に最大値が出る可能性がある為です。

 しかも保証値を超えてもエネルギが低ければ素子を破壊することなく、ブレークダウンのみで済んでしまうかもしれません。
この破壊しないブレークダウンが起きるとCMOS-ICはフラッシュメモリーに似た動作をするタイプがあるのです。

フラッシュメモリは横型NチャネルMOSFETに類似の構造をしており、2層配線以上を用いたCMOS構造とよく似ています。

FETのゲート配線は通常、高インピーダンスですのでフラッシュのフローティングゲートと類似であり、このゲート上に2層目の他の配線が重なった場合、フラッシュメモリと同じ動作をすることがあるということです。

信号の特定の変位やレベルに特定の外来ノイズが重なった場合に起きるかもしれませんし、別のタイミングで起きるかもしれません。またIC内部の特定の配線パターンがどの箇所で起きるか、ユーザー側で発見することは不可能でしょうし、メーカー側では信号のタイミングが分かりません。

 ですから、この現象の再現は実験室での限られた条件ではほとんどムリで、特定のICの市場での不良に悩むことになります。この他にも実験室と市場の環境や使われ方の差といものは存在し、市場不良が必ずしも実験室で再現できるとは限りません。

 これが実験室と市場での差ということです。

電源断で3.3Vを印加したいということなので静的には問題ないでしょうが、外来ノイズまで考えると、サージエネルギを確実に制限できる構成やメーカー保証が要るということです。

やま 回答番号 12
タイトル
FPGAの質問だったんですね
ポイント
pt.
アクセス1349
投稿日時16/12/21 16:50
delta15さん お疲れ様です。

カテゴリーがアンプ&コンパレータだったので、オペアンプの質問かと思っていたらFPGAだったんですね。
この仕様ではデバイスはCMOS構造はとっていないと思われます。
オペアンプやCMOSではラッチアップ防止のため+0.5V +0.3Vが標準です。

なお、活線挿抜の話が出ていますが、活線挿抜はそんなに甘いものではありません。例えばセンサーに接続する時に、センサーに12Vの電源を供給して、Open Collecterで信号を受けた場合、通電してコネクタを抜き差しするとかなり大きな電圧の12Vが入ることが有ります。恐らくこのSpecのFPGAは即破壊するでしょう。

実験室と現場では大きな違いが有ります。


delta15 回答番号 11
タイトル
hirocyan-sanさんへの追記
ポイント
pt.
アクセス1316
投稿日時16/12/21 15:24
御指摘有難う御座いました

>---
活線挿抜にはサージが付きものであり、その用途には向かないと思います。実験室でOKだからといって市場でOKとは限りません。
--->

SPARTAN6は、一応、活線挿抜適合と記述はありました。
(具体的にはわかりませんが)方式は、

>---
VCC にダイオードがなく、その代わりプラスの電荷を GND に放電する構造になっています。
--->

ただ、ESDの数値の記載は見つかりませんでした

ここらへんが、hirocyan-sanさんの言う、”実験室でOKだからといって...”
なんでしょうか

自分としては、電源OFFで、保護抵抗33Ω(か50Ω)で、3.3Vまで保護したいので、それを優先すると、ダイオード方式だと厳しいはずですのでそれでない、SPARTAN6方式に魅力があります



delta15 回答番号 10
タイトル
>10kオームと100pFの並列はどうかな
ポイント
pt.
アクセス1363
投稿日時16/12/21 12:55
リカルドさん、回答有難う御座います

>10kオームと100pFの並列はどうかな

直流成分を抑えて、信号は通すやりかたですね
DCも通せるので良いやり方だと思います
そのCRの組み合わせは経験上のものでしょうか。
帯域によって敵値は考えないとならないのでしょうね

保護したく想定しているのは、
・電源OFF時にも、入力がある
・その範囲は、0-3.3Vまで

SPARTAN6の耐性が4Vなので、直でも満足するようです。
御指摘の回路をいれれば、更に、5V以上あっても耐性を持たせることができるのでしょう





リカルド 回答番号 9
タイトル
10kオームと100pFの並列はどうかな
ポイント
pt.
アクセス1378
投稿日時16/12/21 00:53

>数10Ωを直列に入れ電流制限だけします。

 10kオームと100pFの並列はどうかな。

delta15 回答番号 8
タイトル
>CMOSではNormalとConverter
ポイント
pt.
アクセス1399
投稿日時16/12/20 21:34
やまさん。回答有難うございます

用途は決まっていて、
>汎用信号のバッファに使用するつもりです

コンバーターでは使いません

FPGAなので、ラッチアップ対策はデバイスとしてかなりしっかりしているようです
何もしなくても、ラッチアップすることは無いように作られているようですが、

>1MΩでプルダウンし、オープン電位はlowにします

としています


delta15 回答番号 7
タイトル
>ICはある程度内部構造を理解して使う必要が...
ポイント
pt.
アクセス1390
投稿日時16/12/20 21:21
hirocyan-sanさん、回答有難う御座います

回答の内容が濃く多岐なので、じっくり検討させて頂きます。

とりあえず、

>---
活線挿抜にはサージが付きものであり、その用途には向かないと思います

このSPARTANは、活線挿抜機能があるようなんです。
もう少し勉強して追記します


やま 回答番号 6
タイトル
CMOSではNormalとConverter
ポイント
pt.
アクセス1430
投稿日時16/12/20 21:20
delta15さん お疲れ様です。

Vcc+0.5Vは基本的にはラッチアップ防止の使用と考えられます。
CMOS ICやオペアンプは回路の構造上ラッチアップが起こりやすいので、Vcc+0.5Vのスペックがあります。

しかし、レベルコンバータが必要な場合にはこの仕様のICは使えません。このため、コンバータ用のICが必要になりますが、CMOS ICでは4049や4050がコンバータになります。

用途によってICの入力電圧の仕様を使い分けると考えたほうがわかりやすいと思います。

delta15 回答番号 5
タイトル
>特性に拘った場合は厳しいと思われます
ポイント
pt.
アクセス1356
投稿日時16/12/20 21:15
Bravemanさん、回答有難う御座います

ADA4177、拝見しました。
Input Voltage、± 32 V

すごい

>今後ラインアップは増やしていく予定です。ご期待下さい

期待していますし、そういう目でチェックしてみたいです。

>なぜアンプなどで少ないのかですが、主な理由は特性を重視した結果だと思います

そういうことですね
了解です
メーカサイドの正直なところお聞きできて良かったです


delta15 回答番号 4
タイトル
>入力回路の違いは「仕様」では?
ポイント
pt.
アクセス1381
投稿日時16/12/20 21:05
今日は良い天気さん、回答有難う御座います

>---
HCタイプでは入力に電流制限抵抗を入れて置けば万が一入力がVCC+0.5Vを超えても保護Diにて電圧が制限されるので壊れないでしょうが(本来はこういう使い方は良くないと思いますが)VHCの場合は電流制限抵抗を入れても有効ではないので入力電圧が5.5Vを超えると壊れてもおかしくありません。
--->

電源OFFで、3V加わったとします。
保護Di型だと、保護抵抗50Ωでも、60mAで、たぶん一般的保護Diは許容超だと思います。
でも。SP6型(SPARTAN6)だと、許容になると思います。
自分はこの点が、保護として優れているのではと考えました。どうでしょうか。

hirocyan-san 回答番号 3
タイトル
ICはある程度内部構造を理解して使う必要があるということです
ポイント
pt.
アクセス1427
投稿日時16/12/20 19:11
delta15さんへ
 ひろちゃん3号 こと "hirocyan-san" です。
スタッフさんであるBravemanさんが出られてしまったので私の出る幕ではないでしょうが私の経験・理解などを記しておきます。


>Q1.
>この保護回路はデバイスとしては特殊なのでしょうか?


"PCIクランプが特殊なのか?"
 という意味であれば用途限定ですので特殊と言えます。

一方、
"Vccへのクランプダイオードを入れないのが特殊なのか?"
という意味であれば、特殊ではありませんが意図して用いられる場合だけということになります。

 ご存知のようにクランプダイオードの最大の目的は入力サージによる破壊からの保護です。一般的に入力段は最小のチップサイズになり、サージ耐量が出力段に比べて低下します。
 このような状態においてサージ耐量を上げようとすれば加えられたサージエネルギーをGNDやVccなど高耐量の箇所へバイパスさせることになります。
 このためマイナスサージの吸収用としてGND~入力間に、またプラスサージ吸収用として入力~Vcc間にダイオードを挿入するのが一般的な保護手段になります。

 しかし、この保護ダイオードは意図的にICに負電圧の信号やVcc以上の信号を加えたい場合には邪魔になります。その時には保護ダイオードを外して設計しますが、それは分かって使うということです。

 この保護ダイオードはサージ吸収用ですのでチップサイズは大きくはありません。したがって連続電流は流せないと考えてください。流してもメーカーの推奨値以下にする必要があります。またエネルギ制限用として外部に抵抗が必要になります。


>このFPGAは入力抵抗が高いせいか、入力電流制限もありません。
つまり、電源OFFでも、ダイレクトに、3Vとかの電源を信号として与えても破壊しないようです。
一見、電源電圧に依存しないようなので保護回路として優れているように見えます。


 順方向のPN接合が直接には含まれておらず、IC内部のPN接合の耐圧がブレークダウンするまでは大丈夫、ということです。
 逆電圧が3.3VまでOKということは内部耐圧は5V程度で設計されているかと思いますが保証はあくまでも仕様書の電圧です。
 ただし、外来サージに対しては保護回路がなくなりますので分かって使うことになります。
 例えば入力電流制限がないということは自由ではなく、メーカー側では規定できないということで入力電流制限は自分で考る必要があるということです。



>Q2.
>なぜ、ADさん初めオペアンプで採用されていないのでしょうか?


オペアンプの動作としては逆電圧を与える使い方は想定されておらず、Vcc~GND間で使う用途を前提としているのでクランプダイオード式がサージ耐量の面で優位だからです。



>使用想定
・電源OFFでも信号がかかることがあり破壊しない
・電源ONで活線で信号が接続されても破壊しないで信号を通過できる

逆電圧がOKという条件を吟味ください。条件としてVccが〇V以上とか外部入出力抵抗の制限があったりしますのでメーカーの保証をもらって下さい。仕様書外の使い方をする場合は必須です。


活線挿抜にはサージが付きものであり、その用途には向かないと思います。実験室でOKだからといって市場でOKとは限りません。

外部サージが入った場合、破壊せずにエネルギがうまく外部へ抜ければ良いのですが、IC内部に蓄積されると酸化膜などへのキャリア注入やホットキャリアの蓄積などが生じ、特性にズレを生じたり、リーク電流の増加を招いたりしますので逆電圧は避けるべきものです。

Braveman 回答番号 2
タイトル
特性に拘った場合は厳しいと思われます
ポイント
pt.
アクセス1385
投稿日時16/12/20 18:00
delta15さん

ADA4177やAD4000/4003は、ご要望にお応えした製品になります。仰るとおり数は少ないですね。AD4000やAD4003はコンバータとアナログ入力回路が集積された製品で、今後ラインアップは増やしていく予定です。ご期待下さい。

なぜアンプなどで少ないのかですが、主な理由は特性を重視した結果だと思います。どうしても保護回路が内蔵されることでリーク電流が増加したり、オフセットが増えたり、容量成分も増えますのでGBWPやスルーレートなどにも影響します。技術課題としてチャレンジするポイントとなっていると考えます。

今日は良い天気 回答番号 1
タイトル
入力回路の違いは「仕様」では?
ポイント
pt.
アクセス1453
投稿日時16/12/20 15:24
汎用CMOSロジックICでもHCタイプ(例 TC74HC04)は入力は入力段VCC側に保護DiがありますがVHCタイプ(例 TC74VHC04)では保護Diはありません。従って入力電圧はVHCの場合電源電圧によらず2~5.5V(入力トレラント)になります。

HCタイプでは入力に電流制限抵抗を入れて置けば万が一入力がVCC+0.5Vを超えても保護Diにて電圧が制限されるので壊れないでしょうが(本来はこういう使い方は良くないと思いますが)VHCの場合は電流制限抵抗を入れても有効ではないので入力電圧が5.5Vを超えると壊れてもおかしくありません。

個人的にはどちらが優れていると言うことではなくて仕様なので使い分けるものと思います。

ところでオペアンプの場合は、両入力とも同じ電位でかつ電源電圧範囲内(一部を除く)なので入力トレラントである必要はありません。また電源電圧がロジックより広いので技術的な課題があるのかも知れません。


また実際の回路での質問ですが、delta15さんが想定されている入力電圧により異なります。もしFPGAが入力トレラントで印加電圧が0~4Vなら壊れないでしょう。ただ私はXILINX SPARTAN6が入力トレラントかどうかは確認していませんのでご了承ください。

スレッド一覧に戻る



コメント投稿

* コメントの投稿にはログイン(ユーザー登録)が必要です。


タイトル

* 50文字以内
『初心者でも大丈夫!』
(記事の内容が初心者向けの場合はここにチェックをしてください。)
本文

* あと6000文字

ファイル1
ファイル2
ファイル3

* 5MBまでのGIF, JPEG, PDF ファイルが投稿できます。

* 入力に時間がかかると、セキュリティのためにログイン情報が破棄されて書き込みが処理されないことがあります。投稿内容確認ボタンを押す前に、一旦文章をクリップボードにコピー(本文入力欄をクリック後Ctrlキー+A、Ctrlキー+Cと連続で押す)して、再貼り付けできるようにしておいて下さい。

ゲスト 様
投稿する場合はログインして下さい。 初めての方はこちらからご登録ください。

お知らせ
ユーザーランキング

* ランキング情報は約24時間おきに更新されます。


  個人情報保護方針会社情報お問い合わせ

copyright(c) 2010 - 2017 ITmedia Inc.