アナログ電子回路技術者同士の交流のためのアナログ・デバイセズ提供の掲示板サイトです。
日々の回路設計活動での課題や疑問とそれらの解決、あるいはご意見やご提案などの投稿を是非お寄せください!
  トップページに戻る
 現在の総記事数
 Translation
スタッフ
 

閲覧数の多い投稿

* ランキング情報は約24時間おきに更新されます。
ポイント数が高い投稿

* ランキング情報は約24時間おきに更新されます。

アナログ電子回路コミュニティサービス終了のお知らせ

平素はアナログ電子回路コミュニティをご愛顧いただき誠にありがとうございます。

この度、アナログ電子回路コミュニティは2018年3月末日をもってサービスを終了することとなりました。それに伴いまして、本サービスへの新規会員登録は2月末日をもって締切りといたします。約10年という大変長い間、たくさんの皆様にコミュニティをご利用いただきましたこと、深く感謝申し上げます。

なお、コミュニティに掲載しているコンテンツは編集の上、アナログ・デバイセズ社のウェブサイトに随時掲載していく予定です。詳細は追って会員の皆様にお知らせいたします。

今後ともEDN Japanをご愛顧くださいますようお願い申し上げます。


アナログ電子回路コミュニティ運営事務局
* LTC製品に関するご注意
申し訳ございませんが、現時点ではリニアテクノロジー社製品についてのお問い合わせは、リニアテクノロジー社の 技術サポートページ からお問い合わせください。

スレッド一覧に戻る

kei1024
タイトル
Blackfin(BF533)のAMS遷移タイミングについて
ポイント []
pt.
アクセス1368
カテゴリーDSP
キーワード BF533   EBIU_AMBCTL   Blackfin   遷移時間   AMS遷移タイミング   Powered by Yahoo
投稿日時16/08/17 12:38
はじめまして。
現在BF533のDSPを利用してメモリの管理をしようと試みております。そのなかでAMS[x]のx=0,1,2…と遷移していくタイミングを知りたいと思っております。マニュアルからみると非同期メモリ・バンク・コントロールレジスタ(EBIU_AMBCTL)にて遷移時間を設定するようですが、バンク遷移時の遷移時間は、前のAMSがHになってから次のAMSがLになるまでの時間ということでしょうか。

コメントする     


Epoché 回答番号 5
タイトル
DSPが同一アドレスに連続リードする場合
ポイント
pt.
アクセス1232
投稿日時16/10/05 12:49
返信が遅くなりまして申し訳ございません。
FPGAの非同期メモリI/Fに対して、DSPがリードするということと理解いたしました。

下にも書きましたが、

http://www.analog.com/media/jp/dsp-documentation/processor-manuals/ADSP_BF533_HRM_Rev.3.0_J.pdf
の761ページに、非同期メモリに対するバス・アクセスの流れがございますが、

1回のバス・アクセスが終わった後に次のアクセス対象が、
同一バンク内の場合は、AMSはHにならずに次のアクセスが始まります。
タイミング図としては、
図 17-7. 非同期書込みと読出しのバス・サイクル
が該当します。

ですが、ご懸念されているようにメモリ読み出しのタイミングは該当するレジスタで決まりますが、実際の読み出しには、割り込みや内部バスの使用状況なども影響してくると考えられ、これはシステム全体に関連します。

例えば一般的なFIFOのように、HALF FLAGなどを使って、FPGAのほうからDSPにメモリ転送タイミングを知らせるようにするほうが、DSPのデータシートやマニュアルに記載されていないスペックをベースにされるよりも確実のように存じますがいかがでしょうか?
(それが無理だから質問されているという場合はご容赦ください)

kei1024 回答番号 4
タイトル
Blackfin(BF533)のAMS遷移タイミングについて
ポイント
pt.
アクセス1257
投稿日時16/09/27 10:39
Epocheさんありがとうございました。質問に具体性がありませんでした、申し訳有りません。
実現したいことは、DSPのAMSピンやデータピンをFPGAへ接続し、FPGAをメモリのように見せかけたDSP、FPGA間のデータ送受信です。しかしながら、FPGAからDSP側へ送信したいデータがFPGA内で時々更新されていくものであるために、DSPからのアクセスがあるまでデータをfifoとして貯めておきたいと考えております。
このfifoをどれほど用意すれば良いのかを検討するために、DSPの1メモリへのアクセス間隔(AMSフラグ立ち下がりから次に同じAMSフラグが立ち下がる間隔)を知ることが質問の意図となります。(非同期メモリの1つにFPGAがぶら下がっている形となるので)
このタイミングは全て非同期メモリ•バンクレジスタによって決定されるのかどうか及びアクセス間隔どの程度となるのかマニュアルではイメージが湧いていないので、具体例などを挙げていただけるわかりやすいです。お手数おかけしますがよろしくお願いいたします。

Epoché 回答番号 3
タイトル
AMSのバンク遷移について
ポイント
pt.
アクセス1501
投稿日時16/08/31 17:41
返信が遅くなりまして申し訳ございません。
ちょっとご質問の意図を図りかねておりますが、ご質問の発端であります「DSPによるメモリ管理」とはどのようなものでしょうか。

DSPは外付けメモリにアクセスしますが、それはDSP上で動作するプログラムやDMAが、メモリ・ペリフェラルを介して、外部メモリにアクセスする形となり、どのアドレスにアクセスするかは、ユーザー様のプログラムに依存いたします。

ご質問のご意図ではない回答の場合はお知らせください。

kei1024 回答番号 2
タイトル
AMSのバンク遷移について
ポイント
pt.
アクセス1525
投稿日時16/08/22 13:32
Epocheさんありがとうございます。このバンク遷移は、EBIU_AMBCTLレジスタでバンクイネーブルにしとくと、イネーブルにしたバンクを常に順に読み書きしてくれるということなのでしょうか。

Epoché 回答番号 1
タイトル
AMSのバンク遷移について
ポイント
pt.
アクセス1588
投稿日時16/08/18 16:47
http://www.analog.com/media/jp/dsp-documentation/processor-manuals/ADSP_BF533_HRM_Rev.3.0_J.pdf
の761ページに、非同期メモリに対するバス・アクセスの流れがございますが、

1回のバス・アクセスが終わった後に次のアクセス対象が、

1)同一バンク内の場合は、AMSはHにならずに次のアクセスが始まります
2)異なるバンクの場合は、EBIU_AMBCTLレジスタのBxTTビットで指定されたサイクル数を置いてからバス・アクセスが始まります。


スレッド一覧に戻る



コメント投稿

* コメントの投稿にはログイン(ユーザー登録)が必要です。


タイトル

* 50文字以内
『初心者でも大丈夫!』
(記事の内容が初心者向けの場合はここにチェックをしてください。)
本文

* あと6000文字

ファイル1
ファイル2
ファイル3

* 5MBまでのGIF, JPEG, PDF ファイルが投稿できます。

* 入力に時間がかかると、セキュリティのためにログイン情報が破棄されて書き込みが処理されないことがあります。投稿内容確認ボタンを押す前に、一旦文章をクリップボードにコピー(本文入力欄をクリック後Ctrlキー+A、Ctrlキー+Cと連続で押す)して、再貼り付けできるようにしておいて下さい。

ゲスト 様
投稿する場合はログインして下さい。 初めての方はこちらからご登録ください。

お知らせ
ユーザーランキング

* ランキング情報は約24時間おきに更新されます。


  個人情報保護方針会社情報お問い合わせ

copyright(c) 2010 - 2017 ITmedia Inc.