アナログ電子回路技術者同士の交流のためのアナログ・デバイセズ提供の掲示板サイトです。
日々の回路設計活動での課題や疑問とそれらの解決、あるいはご意見やご提案などの投稿を是非お寄せください!
  トップページに戻る
 現在の総記事数
 Translation
スタッフ
 

閲覧数の多い投稿

* ランキング情報は約24時間おきに更新されます。
ポイント数が高い投稿

* ランキング情報は約24時間おきに更新されます。

アナログ電子回路コミュニティサービス終了のお知らせ

平素はアナログ電子回路コミュニティをご愛顧いただき誠にありがとうございます。

この度、アナログ電子回路コミュニティは2018年3月末日をもってサービスを終了することとなりました。それに伴いまして、本サービスへの新規会員登録は2月末日をもって締切りといたします。約10年という大変長い間、たくさんの皆様にコミュニティをご利用いただきましたこと、深く感謝申し上げます。

なお、コミュニティに掲載しているコンテンツは編集の上、アナログ・デバイセズ社のウェブサイトに随時掲載していく予定です。詳細は追って会員の皆様にお知らせいたします。

今後ともEDN Japanをご愛顧くださいますようお願い申し上げます。


アナログ電子回路コミュニティ運営事務局
* LTC製品に関するご注意
申し訳ございませんが、現時点ではリニアテクノロジー社製品についてのお問い合わせは、リニアテクノロジー社の 技術サポートページ からお問い合わせください。

スレッド一覧に戻る

miranda17jp
タイトル
回路シミュレータ TINA TIについて
ポイント []
pt.
アクセス6016
カテゴリーツール&シミュレーション
キーワード TINA TI Ver9   回路シミュレータ   電流方程式   J-FET   パラメータ   Powered by Yahoo
投稿日時14/08/17 18:29
回路シミュレータについて、教えてください。
私は今、TINA TI Ver9を使っています。

FETの勉強中で、MOSFETとJ-FETの違いをいろいろ調べています。
そこで、回路シミュレータを使って実験しようと思ったのですが、マニュアルを読むと、TINAに組み込まれているJ-FETの電流方程式が以下の図の式になっているようなのです。

①これは、MOSの電流方程式ではないかと私は思っているのですが、違うのでしょうか?

②①が正しいとしたら、やっぱりTINAでの調査は難しいでしょうか?
Webからマクロを探して、それをTINAに組みこんだりもしましたが、マクロの内容を見る限り、どうも、パラメータの羅列のようにみえて、電流方程式は書き換えられないような気がしています。


※このデータをダウンロードするにはログイン(ユーザー登録)が必要です。

コメントする     


miranda17jp 回答番号 9
タイトル
ご回答ありがとうございました
ポイント
pt.
アクセス5774
投稿日時14/08/28 09:27
皆様、ご回答いただきましてありがとうございました。

早速試そうと思っていたのですが、
訳あって電験3種の勉強が先になってしまったので、残念ですがこの問題は後回しとなってしまいました。

ですが、きっといついかは試して、結果ご報告いたします。


hirocyan-san 回答番号 8
タイトル
もっと早く言っていただけたら
ポイント
pt.
アクセス6300
投稿日時14/08/20 19:06
miranda17jpさんへ
ひろちゃん3号 こと "hirocyan-san" です。

miranda17jpさんの質問の傾向を考えて焦点が定まるまで回答を控えていましたが回路の歪の問題でしたか。最初に言っていただけたらもっと的を射たコメントが集まったと思うのですが。

TINAは使ったことがないので良くわからないのですが、パラメトリック解析でSPICEパラメータをスイープできるのでしょうか?

 多分できるでしょうから、以下の記事を参考にモデルパラメータと特性の関係を検討したら良いと思います。やみくもにパラメータをいじっても信用できる結果を得ることは難しいですから先達の資料を参考にしたら楽です。


○パラメトリック解析とモデルパラメータ
SPICEの仕組みとその活用設計(12):<http://ednjapan.com/edn/articles/1405/30/news003.html>

○MOSFETのアーリー効果を表すパラメータ:ETA
<http://www.ms1.mctv.ne.jp/sifoen.project/SPICE/Spice-Doc/MOSFET-Spice%20Parameter.pdf>

○J-FETのアーリー効果を表すパラメータ:LAMBDA
<http://www.ms1.mctv.ne.jp/sifoen.project/SPICE/Spice-Doc/JFET-Spice%20Parameter.pdf>

miranda17jp 回答番号 7
タイトル
回路の話のつもりでした。
ポイント
pt.
アクセス6184
投稿日時14/08/20 14:51
MOSとJ-FETで厳密式を比べると
J-FETのほうがフラットな特性になると考えました。

つまり、J-FETのほうがひずみの小さな波形が得られるのではないかと考えました。

それを、回路シミュレータで実証してみたかったです。

miranda17jp 回答番号 6
タイトル
みなさん、コメントありがとうございました。
ポイント
pt.
アクセス6027
投稿日時14/08/19 21:07
こんなにご回答がいただけるとは思いませんでした。
参考になります。
ありがとうございました。

hirocyan-san 回答番号 5
タイトル
kijoさんの補足になりますが理解を助けるための式など
ポイント
pt.
アクセス6243
投稿日時14/08/19 11:34
miranda17jpさんへ
ひろちゃん3号 こと "hirocyan-san" です。

kijoさんの補足になりますがこの掲示板を見られている他の方の参考になればと思い、重複を覚悟で書かせてもらいます。

 MOSFETやJ-FETを数式で表す場合、1つの式で全領域を表現することは現状ではできていませんので、通常は3つの領域に分けて近似表現されます。

領域1:Vds<<V(sat)
つまり。電流の立ち上がり初期の状態は1次式で近似表現できます。

領域2:Vds<V(sat)
この領域はVdsの影響を2次式で近似できる能動領域です。

領域3:V(sat)<Vds
この領域ではIdはVdsの影響を受けずVgsの2次式が支配的になります。厳密にはアーリー効果があって少しVdsの影響を受けます(1+λ・Vds)が、基礎検討では省略される場合も多いです。

これらの式の因子と次数を覚えておいて下さい。

ここでV(sat)はVds-Id曲線が水平になるVds値です。


 miranda17jpさんが回答1で挙げられたMOSFETの式はいずれも領域3の式です。また、J-FETの式として挙げられたJ-FET①式も同じ領域3の式です。

 これに対してジィー/グローブの式は電流IdがVdsによって左右される領域2の式です。
またWikipediaの式として挙げられた式はこのジィー/グローブの式の簡略式です。Vdsの2次式として現象面から表現したものです。

まず、このように適用できる式の範囲が限られているというこの点をはっきり理解しておいて下さい。

 半導体物性の専門家ではないので、MOSFETの式とJ-FETの式が同じ形をしているのは説明できませんが、チャネルを通るキャリアが多数キャリアで両者同じであり両者とも同様なメカニスムが働いているためと考えればつじつまが合います。

J-FETはVgsで逆バイアス域でチャネル巾を制御
MOSFETはVgsの正バイアスでチャネル厚みを制御
 ですからチャネルを流れるキャリアの振る舞いは似てくるのではないでしょうか?
もちろん、Vgsが正か、負かで式中の(Vgs-Vth)を考える必要はあると思いますが。

ジィー/グローブの式の導出についてはhttp://www.t-shirafuji.jp/lecture_notes/electronic_devices/ED-008-JFET.pdfなど探せば見つけることができます。


J-FETの等価回路をどのように組み立て、SPICEの標準関数として組み込まれているかを明確に書いた資料は少なく、その中でwww.seas.upenn.edu/~jan/spice/PSpice_ReferenceguideOrCAD.pdfをみるとP151からある程度は記載があります。


 miranda17jpさんはシミュレータを併用してJ-FETの特性を理解されようとしているようですが、物性値から導かれるパラメータとSPICEモデルとしての項目名は基本的に関連が無いと考えたほうが良いです。
 なぜなら、SPICEモデルは特性をC、R、L、V、I等の部品で近似表現するための式であって完全には物性値を表しているわけではないからです。P151の等価回路を見れば分かると思いますがこの等価回路と物性値の対応を1:1で付けるのは困難です。私にはできませんでした。


>マクロの内容を見る限り、どうも、パラメータの羅列のようにみえて…
とありますがSPICEモデルなら係数の羅列になるのが当然です。ここらあたりの情報としてはhttp://monoist.atmarkit.co.jp/mn/articles/1403/24/news010.htmlなど、Webで検索されるとSPICEモデルとはどういうものか分かると思います。
 また、J-FETのパラメータと特性の対応については、http://www.ms1.mctv.ne.jp/sifoen.project/SPICE/Spice-Doc/JFET-Spice%20Parameter.pdf
に記載がありました。

※私が持っている「SPICEとデバイス・モデル」にはJ-FETの項目は見つかりませんでした。私の版が古くてdongdongさんの版と異なっているのでしょう。

kijo 回答番号 4
タイトル
回路の話をしてますか?
ポイント
pt.
アクセス6454
投稿日時14/08/19 07:20
このスレッドは基本的な部分でアナログ電子回路コミュニティ参加者も参考になることがあるように思えます。

miranda17jpさんの目的が不明確です。スレッドからはMOSFETとJ-FETの動作原理を勉強していると予想してます。とすればSPICEベースのTINAは回路シミュレータなので見当違いです。まずは、紙と鉛筆でMOSFETとJ-FETの動作原理を解きます。回路設計に移行するときにこのままではキルヒホッフ第二法則で解けないので何とかしようとしたものが回路シミュレーション用モデルです。このモデルの良し悪しを問題にしているようにも思えますが、MOSとJFETの比較とはつながりません。トランジスタの動作原理を勉強するならデバイスシミュレータを使う手もありそうですが有限要素法がほとんどでかえって分かり辛いと思います。
かなり古い書籍ですが近代科学社の超LSI入門シリーズがまだ手元にありました。お奨めの本です。このシリーズの2がMOSトランジスタの動作原理で5がMOS集積回路の基礎です。JFETの教科書も探したのですが手元にはシステムLSIのためのアナログ集積回路設計技術しか残ってませんでした。これは回路の教科書ですが、PN接合から始まってバイポーラジャンクショントランジスタとMOSFETとJ-FETの動作原理やモデルが一章にまとめられてます。かなり端折っているので少し分かり辛いかもしれません。入手性の良い最近の良書の紹介は諸先輩方にお願いします。

miranda17jp 回答番号 3
タイトル
的確なアドバイスありがとうございました
ポイント
pt.
アクセス6203
投稿日時14/08/18 15:48
dongdong様

的確なアドバイスありがとうございました。
早速、そちらへ行ってみます。

dongdong 回答番号 2
タイトル
TIの日本語コミュニティを薦めます
ポイント
pt.
アクセス6339
投稿日時14/08/18 15:45
ご存じだと思いますが、このBBSを提供しているのはアナログ・デバイセズで、「TINA TI」はテキサス・インスツルメンツの提供です。
従って、「TINA TI」に関する質問はこちらでされた方が良いと思われます。
http://e2e.ti.com/group/jp/default.aspx
このBBSでの質問は、こちらの「ADIsimPE リニアおよびミックスド・シグナル回路シミュレータ - パーソナル・エディション」を使用したらどうでしょうか?
http://www.analog.com/jp/segment/dt-multisim-spice-program-download/ADIsimPE/resources/fca.html

なお、SPICEのデバイス・モデルに関しては、ここにある邦訳版「Spice3f5 マニュアル」の「3.4 トランジスタ,ダイオード」に簡単な説明があります。
http://ayumi.cava.jp/audio/spiceman/spiceman.html
より詳しくは、この「SPICEとデバイス・モデル」を薦めますが、
http://www.cqpub.co.jp/hanbai/books/30/30331.htm
専門的になるので、読むのは自分の学習の目的と方向性を決めてからの方が良いでしょう。

miranda17jp 回答番号 1
タイトル
TINAを使おうと思った動機
ポイント
pt.
アクセス6349
投稿日時14/08/17 18:40
いろいろな書籍をみて、J-FETとMOSFETの論理式を調べていたのですが、書籍によって、式が違うのです。
特に、J-FETでは、以下のようにバラバラです。

MOSFETのIdの求め方
●私手持ちの参考書
  ◆合点!トランジスタ回路超入門
   Id = K(Vgs - Vth)^2
Vthは、しきい電圧
◆アナログ電子回路
   Id ∝ (Vgs - Vt)^2
Vtは、しきい電圧
  ◆アナログ集積回路設計技術
   Id = A(Vgs - Vt)^2(1 + λVds)
λは、アーリー電圧の逆数

J-FETのIdの求め方
○私手持ちの参考書
  ◇合点!トランジスタ回路超入門
   Id = Idss(Vgs - Vp)^2 ・・・式 J-FET①
◇アナログ電子回路
(記載なし)
  ◇アナログ集積回路設計技術(第4版)
   (記載なし)

○ジーの本等(3冊)
  下図のとおり
○ウィキペディア 
  下図のとおり



※このデータをダウンロードするにはログイン(ユーザー登録)が必要です。

スレッド一覧に戻る



コメント投稿

* コメントの投稿にはログイン(ユーザー登録)が必要です。


タイトル

* 50文字以内
『初心者でも大丈夫!』
(記事の内容が初心者向けの場合はここにチェックをしてください。)
本文

* あと6000文字

ファイル1
ファイル2
ファイル3

* 5MBまでのGIF, JPEG, PDF ファイルが投稿できます。

* 入力に時間がかかると、セキュリティのためにログイン情報が破棄されて書き込みが処理されないことがあります。投稿内容確認ボタンを押す前に、一旦文章をクリップボードにコピー(本文入力欄をクリック後Ctrlキー+A、Ctrlキー+Cと連続で押す)して、再貼り付けできるようにしておいて下さい。

ゲスト 様
投稿する場合はログインして下さい。 初めての方はこちらからご登録ください。

お知らせ
ユーザーランキング

* ランキング情報は約24時間おきに更新されます。


  個人情報保護方針会社情報お問い合わせ

copyright(c) 2010 - 2017 ITmedia Inc.